Electronic Resource
Akcelerace NATu a paketového filtru v FPGA pro 10G sítě
| العنوان: | Akcelerace NATu a paketového filtru v FPGA pro 10G sítě |
|---|---|
| المؤلفون: | Viktorin, Jan, Kořenek, Jan, Orsák, Michal |
| بيانات النشر: | Vysoké učení technické v Brně. Fakulta informačních technologií |
| نوع الوثيقة: | Electronic Resource |
| مستخلص: | Cílem této práce je návrh a implementace univerzálního síťového filtrovacího akcelerátoru pro počítačové sítě o rychlosti 10 Gb/s za použití FPGA. Díky přítomnosti pamětí QDR-II může akcelerátor používat značně větší počet pravidel, než by bylo možné za použití vnitřních pamětí FPGA. Vlastnosti akcelerátoru jsou vhodné především pro NAT, paketový filtr a zákonné odposlechy. Platforma, na které filtr pracuje, obsahuje akcelerátor a libovolný počet výpočetních jednotek. Jedna z výpočetních jednotek ovládá akcelerátor prostřednictvím USB, zbytek zpracovává síťový provoz. This thesis deals with the design of a universal hardware acceleration unit for packet filtering in FPGA for 10G networks. Maximum count of rules is greatly increased by the use of external QDR-II memory. Parameters of accelerator are suitable for NAT, packet filtering and lawful interceptions. The platform uses variable number of processing units. One of them controls accelerator by USB port. The rest is used for network processing. |
| مصطلحات الفهرس: | NAT, FPGA, siťové filtry, HLS, 10G Ethernet, AMBA AXI, network filters, Text |
| URL: | |
| الاتاحة: | Open access content. Open access content Standardní licenční smlouva - přístup k plnému textu bez omezení |
| ملاحظة: | Czech |
| Other Numbers: | CZBUT oai:https://dspace.vut.cz:11012/62042 ORSÁK, M. Akcelerace NATu a paketového filtru v FPGA pro 10G sítě [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016. 96472 1426523560 |
| المصدر المساهم: | BRNO UNIV OF TECHNOL From OAIster®, provided by the OCLC Cooperative. |
| رقم الانضمام: | edsoai.on1426523560 |
| قاعدة البيانات: | OAIster |
| الوصف غير متاح. |