التفاصيل البيبلوغرافية
| العنوان: |
Paměťový subsystém v SystemC ; SystemC Memory Subsystem |
| المؤلفون: |
Michl, Kamil |
| المساهمون: |
Hruška, Tomáš, Vaňák, Tomáš |
| المصدر: |
MICHL, K. Paměťový subsystém v SystemC [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2020. |
| بيانات النشر: |
Vysoké učení technické v Brně. Fakulta informačních technologií |
| سنة النشر: |
2020 |
| المجموعة: |
Brno University of Technology (VUT): Digital Library / Vysoké učení technické v Brně: Digitální knihovně |
| مصطلحات موضوعية: |
SystemC, TLM, abstraktní model procesoru, simulace procesoru, Codasip, Codasip studio, Codasip simulátor, sběrnice, AHB3-lite, AXI4-lite, CPB, CPB-lite, abstract processor model, processor simulation, Codasip simulator, bus |
| الوصف: |
Tato práce se zabývá návrhem a implementací paměťového subsystému pro simulaci procesoru. Paměťový subsystém je navržen s pomocí principu modelování na úrovni transakcí. Implementace je provedena v jazyce C++ s využitím knihovny SystemC. Simulace procesoru je převzata ze simulátoru společnosti Codasip. Cílem je vytvoření funkčního propojení procesoru a paměti uvnitř simulátoru. Toto propojení podporuje komunikační protokoly sběrnic AHB3-lite, AXI4-lite, CPB a CPB-lite. Nová implementace tohoto propojení a paměti je zakomponována zpět do původního simulátoru. Výsledný simulátor je otestován pomocí jednotkových testů. ; This thesis deals with the design and implementation of a processor simulation memory subsystem. The memory subsystem is designed using the Transaction Level Modeling approach. The implementation is done in C++ language utilizing the SystemC library. The processor simulation is adopted from the Codasip company simulator. The objective is to create a functional connection between the processor and the memory inside the simulator. This connection supports communication protocols of AHB3-lite, AXI4-lite, CPB, and CPB-lite buses. The new implementation of the aforementioned connection and the memory is integrated into the original simulator. The resulting simulator is tested using unit tests. ; A |
| نوع الوثيقة: |
master thesis |
| وصف الملف: |
text/html |
| اللغة: |
Czech |
| Relation: |
http://hdl.handle.net/11012/192464 |
| الاتاحة: |
http://hdl.handle.net/11012/192464 |
| Rights: |
Standardní licenční smlouva - přístup k plnému textu bez omezení |
| رقم الانضمام: |
edsbas.FFD6DEAF |
| قاعدة البيانات: |
BASE |