التفاصيل البيبلوغرافية
| العنوان: |
An Experiment Design for Measuring Response Time of FPGA Logic Cell |
| المؤلفون: |
Huanyin, Zhou, Mei, Xu, Jiewei, Hu, Yanhui, Xie, Ziyong, Lv, Gaokui, He |
| المصدر: |
Proceedings of the 2018 3rd Joint International Information Technology，Mechanical and Electronic Engineering Conference (JIMEC 2018) |
| بيانات النشر: |
Atlantis Press |
| سنة النشر: |
2018 |
| نوع الوثيقة: |
conference object |
| اللغة: |
unknown |
| DOI: |
10.2991/jimec-18.2018.27 |
| الاتاحة: |
http://dx.doi.org/10.2991/jimec-18.2018.27 |
| رقم الانضمام: |
edsbas.7EF875A8 |
| قاعدة البيانات: |
BASE |