Diseño de un algoritmo de enrutamiento para una red intrachip (NoC) que permita mejorar el consumo de potencia al interior de un sistema de silicio de múltiples procesadores (MPSoC)
| العنوان: | Diseño de un algoritmo de enrutamiento para una red intrachip (NoC) que permita mejorar el consumo de potencia al interior de un sistema de silicio de múltiples procesadores (MPSoC) |
|---|---|
| المؤلفون: | Villa Salazar, Arley Fernando |
| المساهمون: | Patiño Alvarez, Gustavo Adolfo |
| المصدر: | Repositorio UdeA Universidad de Antioquia instacron:Universidad de Antioquia |
| بيانات النشر: | Sistemas Embebidos e Inteligencia Computacional (SISTEMIC), 2020. |
| سنة النشر: | 2020 |
| مصطلحات موضوعية: | Algoritmo de enrutamiento, Multiprocesador (MPSoC), Scientific potential, vocabularies.unesco.org/thesaurus/concept11824 [http], Atento a la energía, Tecnología avanzada, Potencial científico, Algoritmo, vocabularies.unesco.org/thesaurus/concept2024 [http], vocabularies.unesco.org/thesaurus/concept6127 [http], vocabularies.unesco.org/thesaurus/concept6072 [http], Crisis energética, vocabularies.unesco.org/thesaurus/concept6101 [http], Microprocessors, Diseño de sistemas, Redes intrachip (NoC), vocabularies.unesco.org/thesaurus/concept14844 [http], Dispositivo de almacenamiento informático, vocabularies.unesco.org/thesaurus/concept2224 [http], Energy crisis, Análisis de redes, Computer storage devices, Systems design, Network analysis, Microprocesador, Algorithms, High technology |
| الوصف: | RESUMEN: El aumento en la demanda de dispositivos con una mayor potencia de procesamiento, posibilito que se desarrollaran los sistemas de silicio de múltiples procesadores (MPSoC), que permiten dividir los costos de computación de la aplicación entre los elementos de procesamiento que lo componen. Dada esta evolución, en la última década se ha pasado de unos pocos a cientos de núcleos y, a medida que avanzamos hacia tecnologías de nano escala, este aumento se hace irreversible, por lo que la interconexión de dichos elementos de procesamiento requiere infraestructuras de comunicación eficientes en tiempo de diseño y escalabilidad. Las redes intrachip (Network on Chip, NoCs) se consideran una solución adecuada para esta tendencia. Si bien las NoCs resuelven problemas como la reutilización de los componentes, arquitecturas y aplicaciones, reducen notablemente el tiempo de implementación y desarrollo debido a la reducción de cableado y a una baja interconexión entre los elementos, pero esta solución tiene un alto costo en potencia. Sumado a otros problemas que deben tenerse en cuenta, como el aumento en el número de elementos de procesamiento (Processing Element, PE) y la frecuencia de reloj, reducción del tamaño y la ampliación de su uso en sistemas embebidos de consumo masivo. Esta evolución ha generado un aumento excesivo de la energía disipada, y a su vez, un aumento en la temperatura del dispositivo acortando la fiabilidad del mismo a mediano y largo plazo. En vista de esto, este trabajo propone EA-NoC (Energy Aware - Network on Chip) como un algoritmo de origen, dinámico y adaptativo (adaptive, dynamic and source) que reduce el consumo de energía dinámica en una NoC, factor crucial en el desempeño ya que situaciones de falla y congestión generan afectaciones en la latencia y el consumo de energía de la NoC. EA-NoC fue simulado para topología de malla 2D y se comparó con los algoritmos de enrutamiento implementados en el simulador Noxim. Los resultados experimentales muestran que el algoritmo propuesto mejora a los algoritmos implementados en 28% en promedio, en términos de energía dinámica. ABSTRACT: The increase in the demand for devices with higher processing power caused the Multiprocessor System On Chip to be developed, allowing to divide the computing costs of the application among the elements that comprise it. Given this evolution, in the last decade it has gone from a few to hundreds and, as we move towards nanoscale technologies, this increase becomes irreversible so the interconnection of such processing elements requires communication infrastructures efficient in design time and scalability. The Networks On Chip (NoCs) are considered a suitable solution for this trend. Although NoCs solve problems such as the reuse of components, architectures and applications, they significantly reduce implementation and development time due to the reduction of wiring and a low interconnection between the elements. There are other problems that must be taken into account such as the increase in the number of processing elements (core) and the clock frequency, the reduction in size and the extension of its use in embedded systems of mass consumption. This evolution has generated an excessive increase of the dissipated energy, and in turn, an increase in the temperature of the device, shortening its reliability in the medium and long terms. Hence, this work proposes, EA-NoC, a source, dynamic and adaptive algorithm that reduces the consumption of dynamic energy in a NoC, a crucial factor in performance as failure and congestion situations generate affectations in the latency and energy consumption of the NoC. EA-NoC was simulated for 2D mesh topology and compared with the routing algorithms implemented in the Noxim simulator. Experimental results show that the proposed algorithm outperforms the implemented ones (28% on average), in terms of dynamic energy. |
| وصف الملف: | application/pdf |
| اللغة: | Spanish; Castilian |
| URL الوصول: | https://explore.openaire.eu/search/publication?articleId=od______3056::d12e66ce9ac47b004a84495055a86678 |
| Rights: | OPEN |
| رقم الانضمام: | edsair.od......3056..d12e66ce9ac47b004a84495055a86678 |
| قاعدة البيانات: | OpenAIRE |
| الوصف غير متاح. |