المؤلفون: Plevač, Lukáš

المساهمون: Mrázek, Vojtěch, Vašíček, Zdeněk

المصدر: PLEVAČ, L. Aproximace obvodů v nástroji Yosys [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2022.

مصطلحات موضوعية: kombinační obvod, optimalizace, optimalizace kombinačních obvodů, logické hradlo, Kartézské genetické programování, CGP, AIG, MIG, hradlová reprezentace, And-inverter graph, Majority-Inverter Graph, Yosys, Verilog, combinational circuit, optimization, combinational circuits optimization, logic gate, Cartesian genetic programming, logic gates representation

وصف الملف: text/html

Relation: http://hdl.handle.net/11012/207211

الاتاحة: http://hdl.handle.net/11012/207211

المؤلفون: Vašíček, Zdeněk

المساهمون: Sekanina, Lukáš, Miller, Julian, Zelinka,, Ivan

مصطلحات موضوعية: návrh číslicových obvodů, evoluční optimalizace, evoluční návrh, násobička s konstantními koeficienty, filtrace obrazu, nelineární filtr, optimalizace kombinačních obvodů, FPGA akcelerace, digital circuit design, evolutionary optimization, evolutionary design, multiplier with constant coefficients, image filtering, nonlinear filter, optimization of combinational circuits, FPGA acceleration

وصف الملف: application/pdf; text/html

Relation: VAŠÍČEK, Z. Acceleration Methods for Evolutionary Design of Digital Circuits [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .; 99791; http://hdl.handle.net/11012/63260

الاتاحة: http://hdl.handle.net/11012/63260

المؤلفون: Vašíček, Zdeněk

Thesis Advisors: Miller, Julian, Zelinka,, Ivan, Sekanina, Lukáš

مصطلحات موضوعية: optimalizace kombinačních obvodů, evoluční návrh, FPGA acceleration, filtrace obrazu, násobička s konstantními koeficienty, evolutionary optimization, multiplier with constant coefficients, evoluční optimalizace, FPGA akcelerace, evolutionary design, digital circuit design, nelineární filtr, image filtering, návrh číslicových obvodů, nonlinear filter, optimization of combinational circuits

الاتاحة: http://www.nusl.cz/ntk/nusl-261257

المؤلفون: Vašíček, Zdeněk

المساهمون: Sekanina, Lukáš, Miller, Julian, Zelinka,, Ivan

المصدر: VAŠÍČEK, Z. Acceleration Methods for Evolutionary Design of Digital Circuits [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .

مصطلحات موضوعية: návrh číslicových obvodů, evoluční optimalizace, evoluční návrh, násobička s konstantními koeficienty, filtrace obrazu, nelineární filtr, optimalizace kombinačních obvodů, FPGA akcelerace, digital circuit design, evolutionary optimization, evolutionary design, multiplier with constant coefficients, image filtering, nonlinear filter, optimization of combinational circuits, FPGA acceleration

وصف الملف: text/html

Relation: http://hdl.handle.net/11012/63260

الاتاحة: http://hdl.handle.net/11012/63260

المؤلفون: Mrázek, Vojtěch, Vašíček, Zdeněk, Plevač, Lukáš

مصطلحات الفهرس: kombinační obvod, optimalizace, optimalizace kombinačních obvodů, logické hradlo, Kartézské genetické programování, CGP, AIG, MIG, hradlová reprezentace, And-inverter graph, Majority-Inverter Graph, Yosys, Verilog, combinational circuit, optimization, combinational circuits optimization, logic gate, Cartesian genetic programming, logic gates representation, Text

URL: http://hdl.handle.net/11012/207211

المؤلفون: Sekanina, Lukáš, Miller, Julian, Zelinka,, Ivan, Vašíček, Zdeněk

مصطلحات الفهرس: návrh číslicových obvodů, evoluční optimalizace, evoluční návrh, násobička s konstantními koeficienty, filtrace obrazu, nelineární filtr, optimalizace kombinačních obvodů, FPGA akcelerace, digital circuit design, evolutionary optimization, evolutionary design, multiplier with constant coefficients, image filtering, nonlinear filter, optimization of combinational circuits, FPGA acceleration, Text

URL: http://hdl.handle.net/11012/63260

المؤلفون: Mrázek, Vojtěch, Vašíček, Zdeněk, Plevač, Lukáš

مصطلحات الفهرس: kombinační obvod, optimalizace, optimalizace kombinačních obvodů, logické hradlo, Kartézské genetické programování, CGP, AIG, MIG, hradlová reprezentace, And-inverter graph, Majority-Inverter Graph, Yosys, Verilog, combinational circuit, optimization, combinational circuits optimization, logic gate, Cartesian genetic programming, logic gates representation, Text

URL: http://hdl.handle.net/11012/207211

المؤلفون: Sekanina, Lukáš, Miller, Julian, Zelinka,, Ivan, Vašíček, Zdeněk

مصطلحات الفهرس: návrh číslicových obvodů, evoluční optimalizace, evoluční návrh, násobička s konstantními koeficienty, filtrace obrazu, nelineární filtr, optimalizace kombinačních obvodů, FPGA akcelerace, digital circuit design, evolutionary optimization, evolutionary design, multiplier with constant coefficients, image filtering, nonlinear filter, optimization of combinational circuits, FPGA acceleration, Text

URL: http://hdl.handle.net/11012/63260

المؤلفون: Mrázek, Vojtěch, Vašíček, Zdeněk

مصطلحات الفهرس: kombinační obvod, optimalizace, optimalizace kombinačních obvodů, logické hradlo, Kartézské genetické programování, CGP, AIG, MIG, hradlová reprezentace, And-inverter graph, Majority-Inverter Graph, Yosys, Verilog, combinational circuit, optimization, combinational circuits optimization, logic gate, Cartesian genetic programming, logic gates representation, Text

URL: http://hdl.handle.net/11012/207211

المؤلفون: Mrázek, Vojtěch, Vašíček, Zdeněk

مصطلحات الفهرس: kombinační obvod, optimalizace, optimalizace kombinačních obvodů, logické hradlo, Kartézské genetické programování, CGP, AIG, MIG, hradlová reprezentace, And-inverter graph, Majority-Inverter Graph, Yosys, Verilog, combinational circuit, optimization, combinational circuits optimization, logic gate, Cartesian genetic programming, logic gates representation, Text

URL: http://hdl.handle.net/11012/207211

المؤلفون: Sekanina, Lukáš, Miller, Julian, Zelinka,, Ivan

مصطلحات الفهرس: návrh číslicových obvodů, evoluční optimalizace, evoluční návrh, násobička s konstantními koeficienty, filtrace obrazu, nelineární filtr, optimalizace kombinačních obvodů, FPGA akcelerace, digital circuit design, evolutionary optimization, evolutionary design, multiplier with constant coefficients, image filtering, nonlinear filter, optimization of combinational circuits, FPGA acceleration, Text

URL: http://hdl.handle.net/11012/63260

المؤلفون: Mrázek, Vojtěch, Vašíček, Zdeněk

مصطلحات الفهرس: kombinační obvod, optimalizace, optimalizace kombinačních obvodů, logické hradlo, Kartézské genetické programování, CGP, AIG, MIG, hradlová reprezentace, And-inverter graph, Majority-Inverter Graph, Yosys, Verilog, combinational circuit, optimization, combinational circuits optimization, logic gate, Cartesian genetic programming, logic gates representation, Text

URL: http://hdl.handle.net/11012/207211

المؤلفون: Sekanina, Lukáš, Miller, Julian, Zelinka,, Ivan

مصطلحات الفهرس: návrh číslicových obvodů, evoluční optimalizace, evoluční návrh, násobička s konstantními koeficienty, filtrace obrazu, nelineární filtr, optimalizace kombinačních obvodů, FPGA akcelerace, digital circuit design, evolutionary optimization, evolutionary design, multiplier with constant coefficients, image filtering, nonlinear filter, optimization of combinational circuits, FPGA acceleration, Text

URL: http://hdl.handle.net/11012/63260