المؤلفون: Shinji KIMURA, Xianliang GE

المصدر: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. 2023, E106.A(9):1241

المؤلفون: Michalisko, Tomáš

المساهمون: Sekanina, Lukáš, Mrázek, Vojtěch

مصطلحات موضوعية: aproximace obvodů, kartézské genetické programování, And-Inverter graf, Majority-Inverter graf, Xor-Majority graf, LUT mapování, approximate circuits, carthesian genetic programming, And-Inverter graph, Majority-Inverter graph, Xor-Majority graph, LUT mapping

وصف الملف: application/pdf; text/html

Relation: MICHALISKO, T. Aproximace obvodů s využitím alternativních reprezentací [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2024.; 154750; https://hdl.handle.net/11012/248903

الاتاحة: https://hdl.handle.net/11012/248903

المؤلفون: Plevač, Lukáš

المساهمون: Mrázek, Vojtěch, Vašíček, Zdeněk

المصدر: PLEVAČ, L. Aproximace obvodů v nástroji Yosys [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2022.

مصطلحات موضوعية: kombinační obvod, optimalizace, optimalizace kombinačních obvodů, logické hradlo, Kartézské genetické programování, CGP, AIG, MIG, hradlová reprezentace, And-inverter graph, Majority-Inverter Graph, Yosys, Verilog, combinational circuit, optimization, combinational circuits optimization, logic gate, Cartesian genetic programming, logic gates representation

وصف الملف: text/html

Relation: http://hdl.handle.net/11012/207211

الاتاحة: http://hdl.handle.net/11012/207211

المؤلفون: 王立為, Wang, Li-Wei

المساهمون: 電機資訊學院: 電子工程學研究所, 指導教授: 黃鐘揚, 王立為, Wang, Li-Wei

مصطلحات موضوعية: 眾數反向圖, 邏輯合成, 資料路徑驗證, Majority-Inverter Graph, Logic Synthesis, Datapath Verification

Time: 86

وصف الملف: 1582033 bytes; application/pdf

Relation: http://ntur.lib.ntu.edu.tw/handle/246246/276298; http://ntur.lib.ntu.edu.tw/bitstream/246246/276298/1/ntu-105-R03943084-1.pdf

الاتاحة: http://ntur.lib.ntu.edu.tw/handle/246246/276298
https://doi.org/10.6342/NTU201601708
http://ntur.lib.ntu.edu.tw/bitstream/246246/276298/1/ntu-105-R03943084-1.pdf

المؤلفون: Zhufei Chu, Paolo Ienne, Luca Amaru, Ana Petkovska, Grace Zgheib, Pierre-Emmanuel Gaillardon, Yinshui Xia, Giovanni De Micheli, Xifan Tang, Mathias Soeken

المصدر: ACM Great Lakes Symposium on VLSI

مصطلحات موضوعية: Adder, Exploit, Computer science, Carry (arithmetic), Design flow, 02 engineering and technology, Parallel computing, Channel width, 020202 computer hardware & architecture, Chain (algebraic topology), majority-inverter graph, Lookup table, 0202 electrical engineering, electronic engineering, information engineering, technology mapping, carry chain, 020201 artificial intelligence & image processing, Hardware_ARITHMETICANDLOGICSTRUCTURES, Field-programmable gate array, FPGA, Hardware_LOGICDESIGN

URL الوصول: https://explore.openaire.eu/search/publication?articleId=doi_dedup___::0533e283ed55f40302d9f5a49e05932b
https://infoscience.epfl.ch/record/233717

المؤلفون: Mrázek, Vojtěch, Vašíček, Zdeněk, Plevač, Lukáš

مصطلحات الفهرس: kombinační obvod, optimalizace, optimalizace kombinačních obvodů, logické hradlo, Kartézské genetické programování, CGP, AIG, MIG, hradlová reprezentace, And-inverter graph, Majority-Inverter Graph, Yosys, Verilog, combinational circuit, optimization, combinational circuits optimization, logic gate, Cartesian genetic programming, logic gates representation, Text

URL: http://hdl.handle.net/11012/207211

المؤلفون: Mrázek, Vojtěch, Vašíček, Zdeněk, Plevač, Lukáš

مصطلحات الفهرس: kombinační obvod, optimalizace, optimalizace kombinačních obvodů, logické hradlo, Kartézské genetické programování, CGP, AIG, MIG, hradlová reprezentace, And-inverter graph, Majority-Inverter Graph, Yosys, Verilog, combinational circuit, optimization, combinational circuits optimization, logic gate, Cartesian genetic programming, logic gates representation, Text

URL: http://hdl.handle.net/11012/207211

المؤلفون: Sekanina, Lukáš, Mrázek, Vojtěch, Michalisko, Tomáš

مصطلحات الفهرس: aproximace obvodů, kartézské genetické programování, And-Inverter graf, Majority-Inverter graf, Xor-Majority graf, LUT mapování, approximate circuits, carthesian genetic programming, And-Inverter graph, Majority-Inverter graph, Xor-Majority graph, LUT mapping, Text

URL: https://hdl.handle.net/11012/248903

المؤلفون: Sekanina, Lukáš, Mrázek, Vojtěch, Michalisko, Tomáš

مصطلحات الفهرس: aproximace obvodů, kartézské genetické programování, And-Inverter graf, Majority-Inverter graf, Xor-Majority graf, LUT mapování, approximate circuits, carthesian genetic programming, And-Inverter graph, Majority-Inverter graph, Xor-Majority graph, LUT mapping, Text

URL: https://hdl.handle.net/11012/248903

المؤلفون: Sekanina, Lukáš, Mrázek, Vojtěch, Michalisko, Tomáš

مصطلحات الفهرس: aproximace obvodů, kartézské genetické programování, And-Inverter graf, Majority-Inverter graf, Xor-Majority graf, LUT mapování, approximate circuits, carthesian genetic programming, And-Inverter graph, Majority-Inverter graph, Xor-Majority graph, LUT mapping, Text

URL: https://hdl.handle.net/11012/248903

المؤلفون: Mrázek, Vojtěch, Vašíček, Zdeněk

مصطلحات الفهرس: kombinační obvod, optimalizace, optimalizace kombinačních obvodů, logické hradlo, Kartézské genetické programování, CGP, AIG, MIG, hradlová reprezentace, And-inverter graph, Majority-Inverter Graph, Yosys, Verilog, combinational circuit, optimization, combinational circuits optimization, logic gate, Cartesian genetic programming, logic gates representation, Text

URL: http://hdl.handle.net/11012/207211

المؤلفون: Mrázek, Vojtěch, Vašíček, Zdeněk

مصطلحات الفهرس: kombinační obvod, optimalizace, optimalizace kombinačních obvodů, logické hradlo, Kartézské genetické programování, CGP, AIG, MIG, hradlová reprezentace, And-inverter graph, Majority-Inverter Graph, Yosys, Verilog, combinational circuit, optimization, combinational circuits optimization, logic gate, Cartesian genetic programming, logic gates representation, Text

URL: http://hdl.handle.net/11012/207211

المؤلفون: Mrázek, Vojtěch, Vašíček, Zdeněk

مصطلحات الفهرس: kombinační obvod, optimalizace, optimalizace kombinačních obvodů, logické hradlo, Kartézské genetické programování, CGP, AIG, MIG, hradlová reprezentace, And-inverter graph, Majority-Inverter Graph, Yosys, Verilog, combinational circuit, optimization, combinational circuits optimization, logic gate, Cartesian genetic programming, logic gates representation, Text

URL: http://hdl.handle.net/11012/207211