المؤلفون: Matsumura, Kazuaki, García de Gonzalo, Simón, Peña Monferrer, Antonio José

المساهمون: Universitat Politècnica de Catalunya. Doctorat en Arquitectura de Computadors, Barcelona Supercomputing Center

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Graphics processing units, Parallel processing (Electronic computers), Compilers (Computer programs), Compiler, Symbolic analysis, Code generation, GPUs, NVIDIA PTX, Program optimization, Unitats de processament gràfic, Processament en paral·lel (Ordinadors), Compiladors (Programes d'ordinador)

وصف الملف: 12 p.; application/pdf

Relation: info:eu-repo/grantAgreement/EC/H2020/801051/EU/European joint Effort toward a Highly Productive Programming Environment for Heterogeneous Exascale Computing (EPEEC)/EPEEC; info:eu-repo/grantAgreement/AEI/Plan Estatal de Investigación Científica y Técnica y de Innovación 2017-2020/PID2019-107255GB-C21/ES/BSC - COMPUTACION DE ALTAS PRESTACIONES VIII/; Matsumura, K.; García de Gonzalo, S.; Peña, A. A symbolic emulator for shuffle synthesis on the NVIDIA PTX code. A: International Conference on Compiler Construction. "CC'23: proceedings of the 32nd ACM SIGPLAN International Conference on Compiler Construction: February 25–26, 2023, Montréal, QC, Canada". New York: Association for Computing Machinery (ACM), 2023, p. 110-121. ISBN 979-8-4007-0088-0. DOI 10.1145/3578360.3580253.; 979-8-4007-0088-0; http://hdl.handle.net/2117/384604

الاتاحة: http://hdl.handle.net/2117/384604
https://doi.org/10.1145/3578360.3580253

المؤلفون: Abaie Shoushtary, Mojtaba, Arnau Montañés, José María, Tubella Murgadas, Jordi, González Colás, Antonio María

المساهمون: Universitat Politècnica de Catalunya. Doctorat en Arquitectura de Computadors, Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Cache memory, Compilers (Computer programs), Graphics processing units, Energy consumption, GPU, Cache, Register file, Compiler guided, Memòria cau, Compiladors (Programes d'ordinador), Unitats de processament gràfic, Energia -- Consum

وصف الملف: 7 p.; application/pdf

Relation: info:eu-repo/grantAgreement/EC/H2020/833057/EU/CoCoUnit: An Energy-Efficient Processing Unit for Cognitive Computing/CoCoUnit; info:eu-repo/grantAgreement/AEI/Plan Estatal de Investigación Científica y Técnica y de Innovación 2017-2020/PID2020-113172RB-I00/ES/ARQUITECTURAS DE DOMINIO ESPECIFICO PARA SISTEMAS DE COMPUTACION ENERGETICAMENTE EFICIENTES/; Abaie, M. [et al.]. Lightweight register file caching in collector units for GPUs. A: Workshop on General Purpose Processing Using GPU. "The 15th Workshop on General Purpose Processing Using GPU (GPGPU 2023): February 25, 2023, Montreal, Canada". New York: Association for Computing Machinery (ACM), 2023, p. 27-33. ISBN 979-8-4007-0776-6. DOI 10.1145/3589236.3589245.; 979-8-4007-0776-6; http://hdl.handle.net/2117/390429

الاتاحة: http://hdl.handle.net/2117/390429
https://doi.org/10.1145/3589236.3589245

المؤلفون: Yu, Chenle, Royuela Alcázar, Sara, Quiñones Moreno, Eduardo

المساهمون: Universitat Politècnica de Catalunya. Doctorat en Arquitectura de Computadors, Barcelona Supercomputing Center

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles, Parallel processing (Electronic computers), Compilers (Computer programs), Task analysis, Runtime, Instruction sets, Codes, Computational modeling, Synchronization, Processament en paral·lel (Ordinadors), Compiladors (Programes d'ordinador)

وصف الملف: 12 p.; application/pdf

Relation: https://ieeexplore.ieee.org/document/10146446; nfo:eu-repo/grantAgreement/EC/H2020/871669/EU/A Model-driven development framework for highly Parallel and EneRgy-Efficient computation supporting multi-criteria optimisation/AMPERE; info:eu-repo/grantAgreement/EC/H2020/871669/EU/A Model-driven development framework for highly Parallel and EneRgy-Efficient computation supporting multi-criteria optimisation/AMPERE; http://hdl.handle.net/2117/397368

الاتاحة: http://hdl.handle.net/2117/397368
https://doi.org/10.1109/TPDS.2023.3284219

المؤلفون: Solé i Bonet, Marc, Kosmidis, Leonidas

المساهمون: Barcelona Supercomputing Center

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Compilers (Computer programs), Compiler, SIMD, AI, Space processor, Compiladors (Programes d'ordinador)

وصف الملف: 5 p.; application/pdf

Relation: Solé, M.; Kosmidis, L. Compiler support for an AI-oriented SIMD extension of a space processor. "Ada letters", Juny 2022, vol. 42, núm. 1, p. 95-99.; http://hdl.handle.net/2117/389445

الاتاحة: http://hdl.handle.net/2117/389445
https://doi.org/10.1145/3577949.3577968

المؤلفون: Matsumura, Kazuaki, García De Gonzalo, Simón, Peña Monferrer, Antonio José

المساهمون: Universitat Politècnica de Catalunya. Doctorat en Arquitectura de Computadors, Barcelona Supercomputing Center

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Supercomputers, Compilers (Computer programs), Software compatibility, Multi-GPUs, Runtime system, Code generation, Directive-based programming, Supercomputadors, Compiladors (Programes d'ordinador), Programari -- Compatibilitat

وصف الملف: 10 p.; application/pdf

Relation: https://ieeexplore.ieee.org/document/9680346; info:eu-repo/grantAgreement/EC/H2020/801051/EU/European joint Effort toward a Highly Productive Programming Environment for Heterogeneous Exascale Computing (EPEEC)/EPEEC; Matsumura, K.; García de Gonzalo, S.; Peña, A. JACC: An OpenACC runtime framework with kernel-level and multi-GPU parallelization. A: IEEE International Conference on High Performance Computing, Data, and Analytics. "2021 IEEE 28th International Conference on High Performance Computing, Data, and Analytics, HiPC 2021: 17-18 December 2021, Bangalore, India (virtual event): proceedings". Institute of Electrical and Electronics Engineers (IEEE), 2021, p. 182-191. ISBN 978-1-6654-1016-8. DOI 10.1109/HiPC53243.2021.00032.; http://hdl.handle.net/2117/364396

الاتاحة: http://hdl.handle.net/2117/364396
https://doi.org/10.1109/HiPC53243.2021.00032

المؤلفون: Álvarez Robert, David, Sala Penadés, Kevin, Maroñas Bravo, Marcos, Roca Nonell, Aleix, Beltran Querol, Vicenç

المساهمون: Universitat Politècnica de Catalunya. Doctorat en Arquitectura de Computadors

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles, Parallel programming (Computer science), Multiprocessors, Compilers (Computer programs), Parallel programming models, OmpSs-2, OpenMP, Task-based runtimes, Data dependencies, Lock-free, Wait-free, Programació en paral·lel (Informàtica), Multiprocessadors, Compiladors (Programes d'ordinador)

وصف الملف: 14 p.; application/pdf

Relation: info:eu-repo/grantAgreement/MINECO//TIN2015-65316-P/ES/COMPUTACION DE ALTAS PRESTACIONES VII/; info:eu-repo/grantAgreement/EC/H2020/754304/EU/DEEP/DEEP-EST; info:eu-repo/grantAgreement/AEI/Plan Estatal de Investigación Científica y Técnica y de Innovación 2017-2020/PID2019-107255GB-C21/ES/BSC - COMPUTACION DE ALTAS PRESTACIONES VIII/; Alvarez, D. [et al.]. Advanced synchronization techniques for task-based runtime systems. A: ACM SIGPLAN Symposium on Principles and Practice of Parallel Programming. "PPoPP'21: proceedings of the 2021 26th ACM SIGPLAN Symposium on Principles and Practice of Parallel Programming: February 27-March 3, 2021, Virtual Event, Republic of Korea". New York: Association for Computing Machinery (ACM), 2021, p. 334-347. ISBN 978-1-4503-8294-6. DOI 10.1145/3437801.3441601.; http://hdl.handle.net/2117/390760

الاتاحة: http://hdl.handle.net/2117/390760
https://doi.org/10.1145/3437801.3441601

المؤلفون: Troiani Vargas, Walter José

المساهمون: Universitat Politècnica de Catalunya. Departament de Ciències de la Computació, Rivero Almeida, José Miguel, Ferrer Ibáñez, Roger

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Programació, Compilers (Computer programs), OpenMP (Application program interface), Parallelizing compilers, LLVM, Clang, ClangIR, Compiladors, OpenMP, Paral·lelisme, MLIR, Compilers, Parallelism, Compiladors (Programes d'ordinador)

وصف الملف: application/pdf

Relation: http://hdl.handle.net/2117/411611; 188517

الاتاحة: http://hdl.handle.net/2117/411611

المؤلفون: Ayguadé i Parra, Eduard

المساهمون: University/Department: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors

Thesis Advisors: Labarta Mancho, Jesús

المصدر: TDX (Tesis Doctorals en Xarxa)

مصطلحات موضوعية: compiladors, paral·lelització automàtica, arquitectures paral·leles, 3304. Tecnologia dels ordinadors

وصف الملف: application/pdf

URL الوصول: http://www.tdx.cat/TDX-0207105-094858
http://hdl.handle.net/10803/5983

المؤلفون: Banchelli Gracia, Fabio, Garcia Gasulla, Marta, Houzeaux, Guillaume, Mantovani, Filippo

المساهمون: Universitat Politècnica de Catalunya. Departament d'Enginyeria de Sistemes, Automàtica i Informàtica Industrial, Barcelona Supercomputing Center

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, High performance computing, Compilers (Computer programs), Parallel processing (Electronic computers), Cluster computing, Computational fluid dynamics, Simultaneous multi-processing, Vectorization, SIMD, Parallel applications, x86, Arm, ThunderX2, IBM Power9, Superordinadors, Compiladors (Programes d'ordinador), Processament en paral·lel (Ordinadors)

وصف الملف: 11 p.; application/pdf

Relation: info:eu-repo/grantAgreement/MINECO//TIN2015-65316-P/ES/COMPUTACION DE ALTAS PRESTACIONES VII/; info:eu-repo/grantAgreement/AGAUR/2017 SGR 1414; info:eu-repo/grantAgreement/EC/H2020/671697/EU/Mont-Blanc 3, European scalable and power efficient HPC platform based on low-power embedded technology/Mont-Blanc 3; info:eu-repo/grantAgreement/EC/H2020/824080/EU/Performance Optimisation and Productivity 2/POP2; info:eu-repo/grantAgreement/MINECO//SEV-2015-0493/ES/BARCELONA SUPERCOMPUTING CENTER - CENTRO. NACIONAL DE SUPERCOMPUTACION/; Banchelli, F. [et al.]. Benchmarking of state-of-the-art HPC clusters with a production CFD code. A: Platform for Advanced Scientific Computing Conference. "Proceedings of the PASC20 Conference: Geneva, Switzerland, 29 June-1 July 2020". New York: Association for Computing Machinery (ACM), 2020, p. 1-11.; http://hdl.handle.net/2117/192270

الاتاحة: http://hdl.handle.net/2117/192270
https://doi.org/10.1145/3394277.3401847

المؤلفون: Economo, Simone, Royuela Alcázar, Sara, Ayguadé Parra, Eduard, Beltran Querol, Vicenç

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Barcelona Supercomputing Center, Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Parallel programming (Computer science), Compilers (Computer programs), Computer programs -- Testing, Synchronization, Software testing and debugging, Programació en paral·lel (Informàtica), Compiladors (Programes d'ordinador), Programes d'ordinador -- Control de qualitat

وصف الملف: 16 p.; application/pdf

Relation: https://link.springer.com/chapter/10.1007/978-3-030-57675-2_2; info:eu-repo/grantAgreement/MINECO//TIN2015-65316-P/ES/COMPUTACION DE ALTAS PRESTACIONES VII/; info:eu-repo/grantAgreement/EC/H2020/871669/EU/A Model-driven development framework for highly Parallel and EneRgy-Efficient computation supporting multi-criteria optimisation/AMPERE; info:eu-repo/grantAgreement/EC/H2020/730897/EU/Transnational Access Programme for a Pan-European Network of HPC Research Infrastructures and Laboratories for scientific computing/HPC-EUROPA3; info:eu-repo/grantAgreement/MINECO//SEV-2015-0493/ES/BARCELONA SUPERCOMPUTING CENTER - CENTRO. NACIONAL DE SUPERCOMPUTACION/; Economo, S. [et al.]. A toolchain to verify the parallelization of OmpSs-2 applications. A: International European Conference on Parallel and Distributed Computing. "Euro-Par 2020: Parallel Processing, 26th International Conference on Parallel and Distributed Computing: Warsaw, Poland, August 24–28, 2020: proceedings". Berlín: Springer, 2020, p. 18-33. ISBN 978-3-030-57675-2. DOI 10.1007/978-3-030-57675-2_2.; http://hdl.handle.net/2117/330464

الاتاحة: http://hdl.handle.net/2117/330464
https://doi.org/10.1007/978-3-030-57675-2_2

المؤلفون: Soria Pardos, Víctor, Armejach Sanosa, Adrià, Suárez Gracía, Dario, Moretó Planas, Miquel

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Barcelona Supercomputing Center, Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Compilers (Computer programs), High performance computing, Arm, ThunderX2, Skylake, Power, Arm HPC Compiler, GCC, Compiladors (Programes d'ordinador), Càlcul intensiu (Informàtica)

وصف الملف: 24 p.; application/pdf

Relation: https://link.springer.com/article/10.1007/s11227-020-03397-6; http://hdl.handle.net/2117/329761

الاتاحة: http://hdl.handle.net/2117/329761
https://doi.org/10.1007/s11227-020-03397-6

المؤلفون: Haro Ruiz, Juan Miguel de, Bosch Pons, Jaume, Filgueras Izquierdo, Antonio, Vidal, Miquel, Jiménez González, Daniel, Álvarez Martínez, Carlos, Martorell Bofill, Xavier, Ayguadé Parra, Eduard, Labarta Mancho, Jesús José

المساهمون: Universitat Politècnica de Catalunya. Doctorat en Arquitectura de Computadors, Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles, Field programmable gate arrays, Parallel processing (Electronic computers), Compilers (Computer programs), FPGA, Reconfigurable hardware, Parallel architectures, Task-based programming models, High-level synthesis, Matrius de portes programables per l'usuari, Processament en paral·lel (Ordinadors), Compiladors (Programes d'ordinador)

وصف الملف: 14 p.; application/pdf

Relation: https://ieeexplore.ieee.org/document/9445632; info:eu-repo/grantAgreement/EC/H2020/754337/EU/Co-designed Innovation and System for Resilient Exascale Computing in Europe: From Applications to Silicon/EuroEXA; info:eu-repo/grantAgreement/AEI/Plan Estatal de Investigación Científica y Técnica y de Innovación 2017-2020/PID2019-107255GB-C22/ES/UPC-COMPUTACION DE ALTAS PRESTACIONES VIII/; info:eu-repo/grantAgreement/AGAUR/2017 SGR 1414; info:eu-repo/grantAgreement/AGAUR/2017-SGR-1328; De Haro, J. [et al.]. OmpSs@FPGA framework for high performance FPGA computing. "IEEE transactions on computers", 1 Desembre 2021, vol. 70, núm. 12, p. 2029-2042.; http://hdl.handle.net/2117/347629

الاتاحة: http://hdl.handle.net/2117/347629
https://doi.org/10.1109/TC.2021.3086106

المؤلفون: De La Cruz Espinasse, Dámaso-Pierre

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Ferrer Ibáñez, Roger, Ayguadé Parra, Eduard

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Enginyeria del software, Loops (Group theory), Compilers (Computer programs), Bucles (Teoria de grups), Compiladors (Programes d'ordinador)

وصف الملف: application/pdf

Relation: http://hdl.handle.net/2117/407990; 183289

الاتاحة: http://hdl.handle.net/2117/407990

المؤلفون: Segarra Flor, Juan, Cortadella, Jordi, Gran Tejero, Rubén, Viñals Yúfera, Victor

المساهمون: Universitat Politècnica de Catalunya. Departament de Ciències de la Computació, Universitat Politècnica de Catalunya. ALBCOM - Algorismia, Bioinformàtica, Complexitat i Mètodes Formals

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Compilers (Computer programs), Real-time data processing, Cache memory, Real-time, WCET, Data-cache, Data-reuse, Compiladors (Programes d'ordinador), Temps real (Informàtica), Memòria cau

وصف الملف: 14 p.; application/pdf

Relation: https://ieeexplore.ieee.org/document/9229458/; info:eu-repo/grantAgreement/MINECO/TIN2016-76635-C2-1-R; info:eu-repo/grantAgreement/AEI/Plan Estatal de Investigación Científica y Técnica y de Innovación 2013-2016/TIN2017-86727-C2-1-R/ES/MODELOS Y METODOS BASADOS EN GRAFOS PARA LA COMPUTACION EN GRAN ESCALA/; info:eu-repo/grantAgreement/AGAUR/2017 SGR 786; Segarra, J. [et al.]. Automatic safe data reuse detection for the WCET analysis of systems with data caches. "IEEE access", 19 Octubre 2020, vol. 8, p. 192379-192392.; http://hdl.handle.net/2117/345260

الاتاحة: http://hdl.handle.net/2117/345260
https://doi.org/10.1109/ACCESS.2020.3032145

المؤلفون: Maroñas Bravo, Marcos, Mateo Bellido, Sergi, Keller, Kai Rasmus, Bautista Gomez, Leonardo, Ayguadé Parra, Eduard, Beltran Querol, Vicenç

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya. Doctorat en Arquitectura de Computadors, Barcelona Supercomputing Center, Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Enginyeria del software, Application program interfaces (Computer software), Compilers (Computer programs), Computer software -- Testing, Checkpoint/restart methods, Interfícies de programació d'aplicacions (Programari), Compiladors (Programes d'ordinador), Programari -- Tests

وصف الملف: 13 p.; application/pdf

Relation: https://www.sciencedirect.com/science/article/pii/S0167739X20304908; info:eu-repo/grantAgreement/MINECO//TIN2015-65316-P/ES/COMPUTACION DE ALTAS PRESTACIONES VII/; info:eu-repo/grantAgreement/AGAUR/V PRI/2014 SGR 1051; info:eu-repo/grantAgreement/EC/H2020/754304/EU/DEEP/DEEP-EST; Maroñas, M. [et al.]. Extending the OpenCHK Model with advanced checkpoint features. "Future generation computer systems", Novembre 2020, vol. 112, p. 738-750.; https://arxiv.org/abs/2006.16616; http://hdl.handle.net/2117/192216

الاتاحة: http://hdl.handle.net/2117/192216
https://arxiv.org/abs/2006.16616
https://doi.org/10.1016/j.future.2020.06.003

المؤلفون: Armejach Sanosa, Adrià, Caminal Pallarés, Helena, Cebrián González, Juan Manuel, Langarita, Rubén, González-Alberquilla, Rekai, Adeniyi-Jones, Chris, Valero Cortés, Mateo, Casas, Marc, Moretó Planas, Miquel

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Ubiquitous computing, Compilers (Computer programs), Data-level parallelism, Scalable vector extension, Vector-length agnostic, Stencil computations, Informàtica ubiqua, Compiladors (Programes d'ordinador)

وصف الملف: 24 p.; application/pdf

Relation: https://link.springer.com/article/10.1007/s11227-019-02842-5; info:eu-repo/grantAgreement/AEI/RYC-2016-21104; info:eu-repo/grantAgreement/AGAUR/2017 SGR 1414; info:eu-repo/grantAgreement/MINECO//TIN2015-65316-P/ES/COMPUTACION DE ALTAS PRESTACIONES VII/; Armejach, A. [et al.]. Using Arm’s scalable vector extension on stencil codes. "Journal of supercomputing", vol. 76, Març 2020, p. 2039-2062.; http://hdl.handle.net/2117/169340

الاتاحة: http://hdl.handle.net/2117/169340
https://doi.org/10.1007/s11227-019-02842-5

المؤلفون: Marcet Sarda, Pol

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Martorell Bofill, Xavier, Jiménez González, Daniel

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Programació, Field programmable gate arrays, Compilers (Computer programs), FPGA, Compilador, C++, HLS, Xilinx, Clang, LLVM, Mercurium, OmpSs, OmpSs-2, OVNI, BSC, Llenguatges de programació, HPC, Computació, Enginyeria de Computadors, Compiler, Programming languages, Computing, Computer Engineering, Matrius de portes programables per l'usuari, Compiladors (Programes d'ordinador)

وصف الملف: application/pdf

Relation: http://hdl.handle.net/2117/395452; 179072

الاتاحة: http://hdl.handle.net/2117/395452

المؤلفون: Royuela, Sara, Martorell Bofill, Xavier

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles, High performance computing, Supercomputers, Parallel programming (Computer science), Compilers (Computer programs), Càlcul intensiu (Informàtica), Supercomputadors, Programació en paral·lel (Informàtica), Compiladors (Programes d'ordinador)

وصف الملف: 2 p.

Relation: BSC Doctoral Symposium (2nd: 2015: Barcelona); Royuela, Sara; Martorell Bofill, Xavier. Parallel programming issues and what the compiler can do to help. A: "BSC Doctoral Symposium (2nd: 2015: Barcelona)". 2nd ed. Barcelona: Barcelona Supercomputing Center, 2015, p. 112-113.; http://hdl.handle.net/2099/16570

الاتاحة: http://hdl.handle.net/2099/16570

المؤلفون: Álvarez Martí, Lluc, Vilanova, Lluís, Moretó Planas, Miquel, Casas, Marc, González Tallada, Marc, Martorell Bofill, Xavier, Navarro, Nacho, Ayguadé Parra, Eduard, Valero Cortés, Mateo

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Barcelona Supercomputing Center, Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Compilers (Computer programs), Memory management (Computer science), Cache memory, Compiladors (Programes d'ordinador), Gestió de memòria (Informàtica), Memòria cau

وصف الملف: 13 p.; application/pdf

Relation: http://dl.acm.org/citation.cfm?id=2750411; info:eu-repo/grantAgreement/MINECO/1PE/TIN2012-34557; info:eu-repo/grantAgreement/SEV-2011-00067; info:eu-repo/grantAgreement/EC/FP7/321253/EU/Riding on Moore's Law/ROMOL; info:eu-repo/grantAgreement/MINECO//JCI-2012-15047/ES/JCI-2012-15047/; Álvarez, Ll., Vilanova, L., Moreto, M., Casas, M., González, M., Martorell, X., Navarro, Nacho, Ayguadé, E., Valero, M. Coherence protocol for transparent management of scratchpad memories in shared memory manycore architectures. A: International Symposium on Computer Architecture. "Proceedings of the 42nd Annual International Symposium on Computer Architecture". Portland, Oregon: Association for Computing Machinery (ACM), 2015, p. 720-732.; http://hdl.handle.net/2117/84775

الاتاحة: http://hdl.handle.net/2117/84775
https://doi.org/10.1145/2749469.2750411

المؤلفون: Kumar, Rakesh, Martínez, Alejandro, González Colás, Antonio María

المساهمون: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors, Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors

مصطلحات موضوعية: Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors, Compilers (Computer programs), Dynamic optimizations, Hardware/software codesigned processors, Speculation, Vectorization, Compiladors (Programes d'ordinador)

Relation: http://dl.acm.org/citation.cfm?id=2807694; Kumar, R., Martínez, A., González, A. Assisting static compiler vectorization with a speculative dynamic vectorizer in an HW/SW codesigned environment. "ACM transactions on computer systems", 1 Gener 2016, vol. 33, núm. 4, p. 12:1-12:33.; http://hdl.handle.net/2117/89771

الاتاحة: http://hdl.handle.net/2117/89771
https://doi.org/10.1145/2807694